mirror of
https://github.com/FEX-Emu/FEX.git
synced 2026-10-26 17:03:07 +01:00
InstcountCI: Update
This commit is contained in:
109 files changed
+15198
-15198
No files matched your search
@@ -249,7 +249,7 @@ namespace DiskCache {
|
||||
// The current version of the diskcache.
|
||||
// This must be changed any time codegen changes occur!
|
||||
// Be aware of the impact of changing this frequently!
|
||||
static constexpr uint16_t FormatVersion = 35;
|
||||
static constexpr uint16_t FormatVersion = 36;
|
||||
|
||||
static constexpr uint32_t LOOKUP_KEY_MAX_BUCKET_DEPTH = 500;
|
||||
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"roundss xmm0, xmm1, 00000000b": {
|
||||
|
||||
@@ -7,7 +7,7 @@
|
||||
"AFP"
|
||||
],
|
||||
"DisabledHostFeatures": [],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"cvtpi2ps xmm0, [rax]": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"DisabledHostFeatures": [
|
||||
"RPRES"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"cvtsi2ss xmm0, eax": {
|
||||
|
||||
@@ -7,7 +7,7 @@
|
||||
"AFP"
|
||||
],
|
||||
"DisabledHostFeatures": [],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"cvtsi2sd xmm0, eax": {
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"cvtpi2ps xmm0, [rax]": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"RPRES"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"cvtsi2ss xmm0, eax": {
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"cvtsi2sd xmm0, eax": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"DisabledHostFeatures": [
|
||||
"RPRES"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vsqrtss xmm0, xmm1, xmm2": {
|
||||
|
||||
@@ -7,7 +7,7 @@
|
||||
"AFP"
|
||||
],
|
||||
"DisabledHostFeatures": [],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vroundss xmm0, xmm1, 00000000b": {
|
||||
|
||||
@@ -7,7 +7,7 @@
|
||||
"SVE256",
|
||||
"SVE128"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vfmaddsubps xmm0, xmm1, xmm2, xmm3": {
|
||||
@@ -19,8 +19,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -33,8 +33,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -47,8 +47,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -61,8 +61,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -75,8 +75,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -89,8 +89,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -103,8 +103,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -117,8 +117,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -131,8 +131,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -145,8 +145,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -159,8 +159,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -173,8 +173,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -187,8 +187,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -201,8 +201,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -215,8 +215,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -229,8 +229,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -243,8 +243,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -257,8 +257,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -271,8 +271,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -285,8 +285,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -299,8 +299,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -313,8 +313,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -327,8 +327,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -341,8 +341,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -355,8 +355,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -369,8 +369,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -383,8 +383,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -397,8 +397,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -411,8 +411,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -425,8 +425,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
}
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVE256",
|
||||
"SVE128"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vmovups xmm0, xmm0": {
|
||||
@@ -486,7 +486,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ushr v2.4s, v16.4s, #31",
|
||||
"ldr q3, [x28, #3312]",
|
||||
"ldr q3, [x28, #3056]",
|
||||
"ushl v2.4s, v2.4s, v3.4s",
|
||||
"addv s2, v2.4s",
|
||||
"mov w4, v2.s[0]"
|
||||
@@ -501,7 +501,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"uzp2 v2.8h, v16.8h, v2.8h",
|
||||
"ushr v2.8h, v2.8h, #15",
|
||||
"ldr q3, [x28, #3136]",
|
||||
"ldr q3, [x28, #2880]",
|
||||
"ushl v2.8h, v2.8h, v3.8h",
|
||||
"addv h2, v2.8h",
|
||||
"umov w4, v2.h[0]"
|
||||
@@ -528,7 +528,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"uzp2 v2.4s, v16.4s, v2.4s",
|
||||
"ushr v2.4s, v2.4s, #31",
|
||||
"ldr q3, [x28, #3312]",
|
||||
"ldr q3, [x28, #3056]",
|
||||
"ushl v2.4s, v2.4s, v3.4s",
|
||||
"addv s2, v2.4s",
|
||||
"mov w4, v2.s[0]"
|
||||
@@ -1116,7 +1116,7 @@
|
||||
"Map 1 0b01 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1128,7 +1128,7 @@
|
||||
"Map 1 0b01 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1140,7 +1140,7 @@
|
||||
"Map 1 0b01 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1165,7 +1165,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1179,7 +1179,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q3, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1193,7 +1193,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q3, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1217,7 +1217,7 @@
|
||||
"Map 1 0b10 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2480]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1229,7 +1229,7 @@
|
||||
"Map 1 0b10 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2480]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1241,7 +1241,7 @@
|
||||
"Map 1 0b10 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2480]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1268,7 +1268,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2480]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1282,7 +1282,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2480]",
|
||||
"ldr q3, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1296,7 +1296,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2480]",
|
||||
"ldr q3, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1320,7 +1320,7 @@
|
||||
"Map 1 0b11 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1332,7 +1332,7 @@
|
||||
"Map 1 0b11 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1344,7 +1344,7 @@
|
||||
"Map 1 0b11 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -1371,7 +1371,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1385,7 +1385,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ldr q3, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -1399,7 +1399,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ldr q3, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v3.16b",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
@@ -2283,7 +2283,7 @@
|
||||
"Map 1 0b00 0xC6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -2297,7 +2297,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr q3, [x28, #224]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q4, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v4.16b",
|
||||
"tbl v2.16b, {v2.16b, v3.16b}, v4.16b",
|
||||
@@ -2310,7 +2310,7 @@
|
||||
"Map 1 0b00 0xC6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -2324,7 +2324,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr q3, [x28, #224]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q4, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v4.16b",
|
||||
"tbl v2.16b, {v2.16b, v3.16b}, v4.16b",
|
||||
@@ -2337,7 +2337,7 @@
|
||||
"Map 1 0b00 0xC6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -2351,7 +2351,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr q3, [x28, #224]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q4, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v4.16b",
|
||||
"tbl v2.16b, {v2.16b, v3.16b}, v4.16b",
|
||||
@@ -3936,7 +3936,7 @@
|
||||
"Map 1 0b01 0xd0 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3216]",
|
||||
"ldr q2, [x28, #2960]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fadd v16.2d, v17.2d, v2.2d",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -3950,7 +3950,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr q3, [x28, #224]",
|
||||
"ldr q4, [x28, #3216]",
|
||||
"ldr q4, [x28, #2960]",
|
||||
"eor v5.16b, v18.16b, v4.16b",
|
||||
"fadd v16.2d, v17.2d, v5.2d",
|
||||
"eor v3.16b, v3.16b, v4.16b",
|
||||
@@ -3964,7 +3964,7 @@
|
||||
"Map 1 0b11 0xd0 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3184]",
|
||||
"ldr q2, [x28, #2928]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fadd v16.4s, v17.4s, v2.4s",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
@@ -3978,7 +3978,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #208]",
|
||||
"ldr q3, [x28, #224]",
|
||||
"ldr q4, [x28, #3184]",
|
||||
"ldr q4, [x28, #2928]",
|
||||
"eor v5.16b, v18.16b, v4.16b",
|
||||
"fadd v16.4s, v17.4s, v5.4s",
|
||||
"eor v3.16b, v3.16b, v4.16b",
|
||||
@@ -4149,7 +4149,7 @@
|
||||
"Map 1 0b01 0xd7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3440]",
|
||||
"ldr q2, [x28, #3184]",
|
||||
"cmlt v3.16b, v16.16b, #0",
|
||||
"and v2.16b, v3.16b, v2.16b",
|
||||
"addp v2.16b, v2.16b, v2.16b",
|
||||
@@ -4165,7 +4165,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #3440]",
|
||||
"ldr q3, [x28, #3184]",
|
||||
"cmlt v4.16b, v16.16b, #0",
|
||||
"and v4.16b, v4.16b, v3.16b",
|
||||
"addp v4.16b, v4.16b, v4.16b",
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"SVE128"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vaddsubpd xmm0, xmm1, xmm2": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"FLAGM2",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vmovntps [rax], xmm0": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vucomiss xmm0, xmm1": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"I8MM",
|
||||
"DOTPROD"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vpshufb xmm0, xmm1, xmm2": {
|
||||
@@ -1904,7 +1904,7 @@
|
||||
"Map 2 0b01 0x41 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3136]",
|
||||
"ldr q2, [x28, #2880]",
|
||||
"zip1 v3.8h, v2.8h, v17.8h",
|
||||
"zip2 v2.8h, v2.8h, v17.8h",
|
||||
"umin v2.4s, v3.4s, v2.4s",
|
||||
@@ -4721,7 +4721,7 @@
|
||||
"Map 2 0b01 0x96 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3184]",
|
||||
"ldr q2, [x28, #2928]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -4738,7 +4738,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3184]",
|
||||
"ldr q5, [x28, #2928]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -4754,7 +4754,7 @@
|
||||
"Map 2 0b01 0x96 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3216]",
|
||||
"ldr q2, [x28, #2960]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -4771,7 +4771,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3216]",
|
||||
"ldr q5, [x28, #2960]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -4787,7 +4787,7 @@
|
||||
"Map 2 0b01 0x97 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3248]",
|
||||
"ldr q2, [x28, #2992]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -4804,7 +4804,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3248]",
|
||||
"ldr q5, [x28, #2992]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -4820,7 +4820,7 @@
|
||||
"Map 2 0b01 0x97 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3280]",
|
||||
"ldr q2, [x28, #3024]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -4837,7 +4837,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3280]",
|
||||
"ldr q5, [x28, #3024]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -5777,7 +5777,7 @@
|
||||
"Map 2 0b01 0xa6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3184]",
|
||||
"ldr q2, [x28, #2928]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -5794,7 +5794,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3184]",
|
||||
"ldr q5, [x28, #2928]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -5810,7 +5810,7 @@
|
||||
"Map 2 0b01 0xa6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3216]",
|
||||
"ldr q2, [x28, #2960]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -5827,7 +5827,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3216]",
|
||||
"ldr q5, [x28, #2960]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -5843,7 +5843,7 @@
|
||||
"Map 2 0b01 0xa7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3248]",
|
||||
"ldr q2, [x28, #2992]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -5860,7 +5860,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3248]",
|
||||
"ldr q5, [x28, #2992]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -5876,7 +5876,7 @@
|
||||
"Map 2 0b01 0xa7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3280]",
|
||||
"ldr q2, [x28, #3024]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -5893,7 +5893,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3280]",
|
||||
"ldr q5, [x28, #3024]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -6055,7 +6055,7 @@
|
||||
"Map 2 0b01 0xb6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3184]",
|
||||
"ldr q2, [x28, #2928]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -6071,7 +6071,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3184]",
|
||||
"ldr q5, [x28, #2928]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -6086,7 +6086,7 @@
|
||||
"Map 2 0b01 0xb6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3216]",
|
||||
"ldr q2, [x28, #2960]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
@@ -6102,7 +6102,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3216]",
|
||||
"ldr q5, [x28, #2960]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
@@ -6117,7 +6117,7 @@
|
||||
"Map 2 0b01 0xb7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3248]",
|
||||
"ldr q2, [x28, #2992]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -6133,7 +6133,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3248]",
|
||||
"ldr q5, [x28, #2992]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -6148,7 +6148,7 @@
|
||||
"Map 2 0b01 0xb7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3280]",
|
||||
"ldr q2, [x28, #3024]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
@@ -6164,7 +6164,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3280]",
|
||||
"ldr q5, [x28, #3024]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"SVE256",
|
||||
"SVE128"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vfmadd132ss xmm0, xmm1, xmm2": {
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"SVE256",
|
||||
"I8MM"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vpdpbusd xmm0, xmm1, xmm2": {
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vpdpbusd xmm0, xmm1, xmm2": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"FLAGM2",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vmovntdqa xmm0, [rax]": {
|
||||
@@ -2844,7 +2844,7 @@
|
||||
"Map 2 0b01 0x96 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3184]",
|
||||
"ldr q2, [x28, #2928]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -2861,7 +2861,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3184]",
|
||||
"ldr q5, [x28, #2928]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -2877,7 +2877,7 @@
|
||||
"Map 2 0b01 0x96 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3216]",
|
||||
"ldr q2, [x28, #2960]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -2894,7 +2894,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3216]",
|
||||
"ldr q5, [x28, #2960]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -2910,7 +2910,7 @@
|
||||
"Map 2 0b01 0x97 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3248]",
|
||||
"ldr q2, [x28, #2992]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -2927,7 +2927,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3248]",
|
||||
"ldr q5, [x28, #2992]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v16.4s, v18.4s",
|
||||
@@ -2943,7 +2943,7 @@
|
||||
"Map 2 0b01 0x97 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3280]",
|
||||
"ldr q2, [x28, #3024]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -2960,7 +2960,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3280]",
|
||||
"ldr q5, [x28, #3024]",
|
||||
"eor v6.16b, v17.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v16.2d, v18.2d",
|
||||
@@ -3880,7 +3880,7 @@
|
||||
"Map 2 0b01 0xa6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3184]",
|
||||
"ldr q2, [x28, #2928]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -3897,7 +3897,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3184]",
|
||||
"ldr q5, [x28, #2928]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -3913,7 +3913,7 @@
|
||||
"Map 2 0b01 0xa6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3216]",
|
||||
"ldr q2, [x28, #2960]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -3930,7 +3930,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3216]",
|
||||
"ldr q5, [x28, #2960]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -3946,7 +3946,7 @@
|
||||
"Map 2 0b01 0xa7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3248]",
|
||||
"ldr q2, [x28, #2992]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -3963,7 +3963,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3248]",
|
||||
"ldr q5, [x28, #2992]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.4s, v17.4s, v16.4s",
|
||||
@@ -3979,7 +3979,7 @@
|
||||
"Map 2 0b01 0xa7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3280]",
|
||||
"ldr q2, [x28, #3024]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"mov v0.16b, v2.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -3996,7 +3996,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3280]",
|
||||
"ldr q5, [x28, #3024]",
|
||||
"eor v6.16b, v18.16b, v5.16b",
|
||||
"mov v0.16b, v6.16b",
|
||||
"fmla v0.2d, v17.2d, v16.2d",
|
||||
@@ -4012,7 +4012,7 @@
|
||||
"Map 2 0b01 0xb6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3184]",
|
||||
"ldr q2, [x28, #2928]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -4028,7 +4028,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3184]",
|
||||
"ldr q5, [x28, #2928]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -4043,7 +4043,7 @@
|
||||
"Map 2 0b01 0xb6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3216]",
|
||||
"ldr q2, [x28, #2960]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
@@ -4059,7 +4059,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3216]",
|
||||
"ldr q5, [x28, #2960]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
@@ -4074,7 +4074,7 @@
|
||||
"Map 2 0b01 0xb7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3248]",
|
||||
"ldr q2, [x28, #2992]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -4090,7 +4090,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3248]",
|
||||
"ldr q5, [x28, #2992]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.4s, v17.4s, v18.4s",
|
||||
@@ -4105,7 +4105,7 @@
|
||||
"Map 2 0b01 0xb7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3280]",
|
||||
"ldr q2, [x28, #3024]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"mov v16.16b, v2.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
@@ -4121,7 +4121,7 @@
|
||||
"ldr q2, [x28, #192]",
|
||||
"ldr q3, [x28, #208]",
|
||||
"ldr q4, [x28, #224]",
|
||||
"ldr q5, [x28, #3280]",
|
||||
"ldr q5, [x28, #3024]",
|
||||
"eor v6.16b, v16.16b, v5.16b",
|
||||
"mov v16.16b, v6.16b",
|
||||
"fmla v16.2d, v17.2d, v18.2d",
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"SVE256",
|
||||
"SVEBITPERM"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vtestps xmm0, xmm1": {
|
||||
|
||||
@@ -7,7 +7,7 @@
|
||||
"SVE256",
|
||||
"SVE128"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vpermq ymm0, ymm1, 1": {
|
||||
@@ -338,7 +338,7 @@
|
||||
"Map 3 0b01 0x02 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3344]",
|
||||
"ldr q2, [x28, #3088]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
]
|
||||
@@ -349,7 +349,7 @@
|
||||
"Map 3 0b01 0x02 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3360]",
|
||||
"ldr q2, [x28, #3104]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
]
|
||||
@@ -370,7 +370,7 @@
|
||||
"Map 3 0b01 0x02 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3376]",
|
||||
"ldr q2, [x28, #3120]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
]
|
||||
@@ -392,7 +392,7 @@
|
||||
"Map 3 0b01 0x02 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3392]",
|
||||
"ldr q2, [x28, #3136]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
]
|
||||
@@ -413,7 +413,7 @@
|
||||
"Map 3 0b01 0x02 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3408]",
|
||||
"ldr q2, [x28, #3152]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
]
|
||||
@@ -424,7 +424,7 @@
|
||||
"Map 3 0b01 0x02 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3424]",
|
||||
"ldr q2, [x28, #3168]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b",
|
||||
"stp xzr, xzr, [x28, #192]"
|
||||
]
|
||||
@@ -3494,7 +3494,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"movi v2.2d, #0x0",
|
||||
"ldr q3, [x28, #3328]",
|
||||
"ldr q3, [x28, #3072]",
|
||||
"mov v16.16b, v17.16b",
|
||||
"aese v16.16b, v2.16b",
|
||||
"tbl v16.16b, {v16.16b}, v3.16b",
|
||||
@@ -3508,7 +3508,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"movi v2.2d, #0x0",
|
||||
"ldr q3, [x28, #3328]",
|
||||
"ldr q3, [x28, #3072]",
|
||||
"mov v16.16b, v17.16b",
|
||||
"aese v16.16b, v2.16b",
|
||||
"tbl v16.16b, {v16.16b}, v3.16b",
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"AFP",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vblendvps xmm0, xmm1, xmm2, xmm3": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"SVE128"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vpsrlw xmm0, xmm1, 0": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"lock add byte [rax], cl": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"sha1nexte xmm0, xmm1": {
|
||||
@@ -32,7 +32,7 @@
|
||||
"0x66 0x0f 0x38 0xca"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q2, [x0, #432]",
|
||||
"tbl v3.16b, {v16.16b}, v2.16b",
|
||||
"tbl v4.16b, {v17.16b}, v2.16b",
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"sha1nexte xmm0, xmm1": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"pclmulqdq xmm0, xmm1, 00000b": {
|
||||
@@ -56,7 +56,7 @@
|
||||
"0x66 0x0f 0x3a 0xdf"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3328]",
|
||||
"ldr q2, [x28, #3072]",
|
||||
"movi v3.2d, #0x0",
|
||||
"mov v16.16b, v17.16b",
|
||||
"aese v16.16b, v3.16b",
|
||||
@@ -69,7 +69,7 @@
|
||||
"0x66 0x0f 0x3a 0xdf"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3328]",
|
||||
"ldr q2, [x28, #3072]",
|
||||
"movi v3.2d, #0x0",
|
||||
"mov v16.16b, v17.16b",
|
||||
"aese v16.16b, v3.16b",
|
||||
@@ -85,9 +85,9 @@
|
||||
"0x66 0x0f 0x3a 0xcc"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3744]",
|
||||
"ldr q2, [x28, #3488]",
|
||||
"movi v3.2d, #0x0",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q4, [x0, #432]",
|
||||
"tbl v5.16b, {v16.16b}, v4.16b",
|
||||
"tbl v6.16b, {v17.16b}, v4.16b",
|
||||
@@ -102,9 +102,9 @@
|
||||
"0x66 0x0f 0x3a 0xcc"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3760]",
|
||||
"ldr q2, [x28, #3504]",
|
||||
"movi v3.2d, #0x0",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q4, [x0, #432]",
|
||||
"tbl v5.16b, {v16.16b}, v4.16b",
|
||||
"tbl v6.16b, {v17.16b}, v4.16b",
|
||||
@@ -119,9 +119,9 @@
|
||||
"0x66 0x0f 0x3a 0xcc"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3776]",
|
||||
"ldr q2, [x28, #3520]",
|
||||
"movi v3.2d, #0x0",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q4, [x0, #432]",
|
||||
"tbl v5.16b, {v16.16b}, v4.16b",
|
||||
"tbl v6.16b, {v17.16b}, v4.16b",
|
||||
@@ -136,9 +136,9 @@
|
||||
"0x66 0x0f 0x3a 0xcc"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3792]",
|
||||
"ldr q2, [x28, #3536]",
|
||||
"movi v3.2d, #0x0",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q4, [x0, #432]",
|
||||
"tbl v5.16b, {v16.16b}, v4.16b",
|
||||
"tbl v6.16b, {v17.16b}, v4.16b",
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"AFP",
|
||||
"RPRES"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Comment": [
|
||||
"These 3DNow! instructions are optimal assuming that FEX doesn't SRA MMX registers",
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Comment": [
|
||||
"Instructions that explicitly push against the limits of ARM's loadstore instructions"
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Comment": [
|
||||
"Instructions that explicitly push against the limits of ARM's loadstore instructions"
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Comment": [
|
||||
"These are instruction combinations that could be more optimal if FEX optimized for them"
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Comment": [
|
||||
"These are instruction combinations that could be more optimal if FEX optimized for them"
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"RPRES"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Comment": [
|
||||
"These are instruction combinations that could be more optimal if FEX optimized for them"
|
||||
|
||||
@@ -14,7 +14,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Comment": [
|
||||
"These are instruction combinations that could be more optimal if FEX optimized for them"
|
||||
|
||||
@@ -14,7 +14,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Comment": [
|
||||
"These are instruction combinations that could be more optimal if FEX optimized for them"
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"I8MM",
|
||||
"DOTPROD"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Comment": [
|
||||
"This file tracks the translations for the 'peephole' optimizations in FEX.",
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"FLAGM2",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Comment": [
|
||||
"This file tracks the translations for the 'peephole' optimizations in FEX.",
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Comment": [],
|
||||
"Instructions": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"lock add byte [rax], cl": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"Chained add": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"ptest xmm0, xmm1": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"The Witcher 3": {
|
||||
@@ -892,7 +892,7 @@
|
||||
"Comes from vcruntime140.dll wcsstr"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3136]",
|
||||
"ldr q2, [x28, #2880]",
|
||||
"cmeq v3.8h, v16.8h, #0",
|
||||
"movi v4.8h, #0x8",
|
||||
"bsl v3.16b, v2.16b, v4.16b",
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"Sonic Mania movie player": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"FMOD scalar loop": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"The Sims 1 hot block": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"add bl, cl": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"add al, 1": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"push es": {
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"ucomiss xmm0, xmm1": {
|
||||
@@ -1610,7 +1610,7 @@
|
||||
"mov w20, #0xffff",
|
||||
"strb w20, [x28, #1202]",
|
||||
"ldr d2, [x28, #1056]",
|
||||
"ldr d3, [x28, #3440]",
|
||||
"ldr d3, [x28, #3184]",
|
||||
"cmlt v2.16b, v2.16b, #0",
|
||||
"and v2.8b, v2.8b, v3.8b",
|
||||
"addp v2.16b, v2.16b, v2.16b",
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"sgdt [rax]": {
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"xgetbv": {
|
||||
@@ -43,8 +43,8 @@
|
||||
"st1 {v24.2d, v25.2d, v26.2d, v27.2d}, [x3], #64",
|
||||
"st1 {v28.2d, v29.2d, v30.2d, v31.2d}, [x3], #64",
|
||||
"mov w1, w7",
|
||||
"ldr x0, [x28, #1552]",
|
||||
"ldr x2, [x28, #1568]",
|
||||
"ldr x0, [x28, #1296]",
|
||||
"ldr x2, [x28, #1312]",
|
||||
"blr x2",
|
||||
"ldr x25, [x28, #176]",
|
||||
"ldr w4, [x28, #1032]",
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"AFP",
|
||||
"FCMA"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"ucomisd xmm0, xmm1": {
|
||||
@@ -38,7 +38,7 @@
|
||||
"ExpectedInstructionCount": 7,
|
||||
"Comment": "0x66 0x0f 0xd7",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3440]",
|
||||
"ldr q2, [x28, #3184]",
|
||||
"cmlt v3.16b, v16.16b, #0",
|
||||
"and v2.16b, v3.16b, v2.16b",
|
||||
"addp v2.16b, v2.16b, v2.16b",
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"AFP",
|
||||
"CSSC"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"popcnt ax, bx": {
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"popcnt ax, bx": {
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"RPRES",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vucomiss xmm0, xmm1": {
|
||||
@@ -69,7 +69,7 @@
|
||||
"Map 1 0b01 0xd7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3440]",
|
||||
"ldr q2, [x28, #3184]",
|
||||
"cmlt v3.16b, v16.16b, #0",
|
||||
"and v2.16b, v3.16b, v2.16b",
|
||||
"addp v2.16b, v2.16b, v2.16b",
|
||||
@@ -84,7 +84,7 @@
|
||||
"Map 1 0b01 0xd7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2544]",
|
||||
"ldr x0, [x28, #2288]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"mrs x0, nzcv",
|
||||
"mov z0.d, #0",
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"AFP",
|
||||
"SVEBITPERM"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vtestps xmm0, xmm1": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"DisabledHostFeatures": [
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"blsr eax, ebx": {
|
||||
|
||||
File diff suppressed because it is too large.
Load diff
File diff suppressed because it is too large.
Load diff
File diff suppressed because it is too large.
Load diff
File diff suppressed because it is too large.
Load diff
File diff suppressed because it is too large.
Load diff
@@ -13,7 +13,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"Block1": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"Block1": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"Block1": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"Block1": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"fadd dword [rax]": {
|
||||
@@ -2231,7 +2231,7 @@
|
||||
"add x20, x28, x20, lsl #4",
|
||||
"ldr d2, [x20, #1056]",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #3072]",
|
||||
"ldr x0, [x28, #2816]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2254,7 +2254,7 @@
|
||||
"ldr d3, [x23, #1056]",
|
||||
"fmov d0, d3",
|
||||
"fmov d1, d2",
|
||||
"ldr x0, [x28, #3096]",
|
||||
"ldr x0, [x28, #2840]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2278,7 +2278,7 @@
|
||||
"add x21, x28, x20, lsl #4",
|
||||
"ldr d2, [x21, #1056]",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #3064]",
|
||||
"ldr x0, [x28, #2808]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2314,7 +2314,7 @@
|
||||
"ldr d3, [x22, #1056]",
|
||||
"fmov d0, d3",
|
||||
"fmov d1, d2",
|
||||
"ldr x0, [x28, #3088]",
|
||||
"ldr x0, [x28, #2832]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2391,7 +2391,7 @@
|
||||
"ldr d3, [x20, #1056]",
|
||||
"fmov d0, d3",
|
||||
"fmov d1, d2",
|
||||
"ldr x0, [x28, #3120]",
|
||||
"ldr x0, [x28, #2864]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2441,7 +2441,7 @@
|
||||
"ldr d3, [x20, #1056]",
|
||||
"fmov d0, d3",
|
||||
"fmov d1, d2",
|
||||
"ldr x0, [x28, #3112]",
|
||||
"ldr x0, [x28, #2856]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2465,7 +2465,7 @@
|
||||
"ldr d3, [x23, #1056]",
|
||||
"fmov d0, d3",
|
||||
"fmov d1, d2",
|
||||
"ldr x0, [x28, #3104]",
|
||||
"ldr x0, [x28, #2848]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2502,13 +2502,13 @@
|
||||
"add x21, x28, x20, lsl #4",
|
||||
"ldr d2, [x21, #1056]",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #3048]",
|
||||
"ldr x0, [x28, #2792]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d3, d0",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #3056]",
|
||||
"ldr x0, [x28, #2800]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2555,7 +2555,7 @@
|
||||
"ldr d3, [x20, #1056]",
|
||||
"fmov d0, d3",
|
||||
"fmov d1, d2",
|
||||
"ldr x0, [x28, #3080]",
|
||||
"ldr x0, [x28, #2824]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2573,7 +2573,7 @@
|
||||
"add x20, x28, x20, lsl #4",
|
||||
"ldr d2, [x20, #1056]",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #3048]",
|
||||
"ldr x0, [x28, #2792]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -2592,7 +2592,7 @@
|
||||
"add x20, x28, x20, lsl #4",
|
||||
"ldr d2, [x20, #1056]",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #3056]",
|
||||
"ldr x0, [x28, #2800]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
@@ -3488,8 +3488,8 @@
|
||||
"ld1 {v2.h}[4], [x20]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
"ldr x0, [x28, #1688]",
|
||||
"ldr x3, [x28, #1696]",
|
||||
"ldr x0, [x28, #1432]",
|
||||
"ldr x3, [x28, #1440]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d2, d0",
|
||||
@@ -3517,8 +3517,8 @@
|
||||
"ldr d2, [x21, #1056]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #1656]",
|
||||
"ldr x3, [x28, #1664]",
|
||||
"ldr x0, [x28, #1400]",
|
||||
"ldr x3, [x28, #1408]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
@@ -5544,8 +5544,8 @@
|
||||
"and v3.16b, v3.16b, v2.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
"ldr x0, [x28, #1688]",
|
||||
"ldr x3, [x28, #1696]",
|
||||
"ldr x0, [x28, #1432]",
|
||||
"ldr x3, [x28, #1440]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d3, d0",
|
||||
@@ -5557,8 +5557,8 @@
|
||||
"and v3.16b, v3.16b, v2.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
"ldr x0, [x28, #1688]",
|
||||
"ldr x3, [x28, #1696]",
|
||||
"ldr x0, [x28, #1432]",
|
||||
"ldr x3, [x28, #1440]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d3, d0",
|
||||
@@ -5570,8 +5570,8 @@
|
||||
"and v3.16b, v3.16b, v2.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
"ldr x0, [x28, #1688]",
|
||||
"ldr x3, [x28, #1696]",
|
||||
"ldr x0, [x28, #1432]",
|
||||
"ldr x3, [x28, #1440]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d3, d0",
|
||||
@@ -5583,8 +5583,8 @@
|
||||
"and v3.16b, v3.16b, v2.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
"ldr x0, [x28, #1688]",
|
||||
"ldr x3, [x28, #1696]",
|
||||
"ldr x0, [x28, #1432]",
|
||||
"ldr x3, [x28, #1440]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d3, d0",
|
||||
@@ -5596,8 +5596,8 @@
|
||||
"and v3.16b, v3.16b, v2.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
"ldr x0, [x28, #1688]",
|
||||
"ldr x3, [x28, #1696]",
|
||||
"ldr x0, [x28, #1432]",
|
||||
"ldr x3, [x28, #1440]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d3, d0",
|
||||
@@ -5609,8 +5609,8 @@
|
||||
"and v3.16b, v3.16b, v2.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v3.16b",
|
||||
"ldr x0, [x28, #1688]",
|
||||
"ldr x3, [x28, #1696]",
|
||||
"ldr x0, [x28, #1432]",
|
||||
"ldr x3, [x28, #1440]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d3, d0",
|
||||
@@ -5622,8 +5622,8 @@
|
||||
"and v2.16b, v3.16b, v2.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
"ldr x0, [x28, #1688]",
|
||||
"ldr x3, [x28, #1696]",
|
||||
"ldr x0, [x28, #1432]",
|
||||
"ldr x3, [x28, #1440]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d2, d0",
|
||||
@@ -5636,8 +5636,8 @@
|
||||
"mov v2.h[4], v3.h[0]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
"ldr x0, [x28, #1688]",
|
||||
"ldr x3, [x28, #1696]",
|
||||
"ldr x0, [x28, #1432]",
|
||||
"ldr x3, [x28, #1440]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d2, d0",
|
||||
@@ -5686,8 +5686,8 @@
|
||||
"ldr d2, [x0, #1056]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #1656]",
|
||||
"ldr x3, [x28, #1664]",
|
||||
"ldr x0, [x28, #1400]",
|
||||
"ldr x3, [x28, #1408]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
@@ -5698,8 +5698,8 @@
|
||||
"ldr d2, [x0, #1056]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #1656]",
|
||||
"ldr x3, [x28, #1664]",
|
||||
"ldr x0, [x28, #1400]",
|
||||
"ldr x3, [x28, #1408]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
@@ -5710,8 +5710,8 @@
|
||||
"ldr d2, [x0, #1056]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #1656]",
|
||||
"ldr x3, [x28, #1664]",
|
||||
"ldr x0, [x28, #1400]",
|
||||
"ldr x3, [x28, #1408]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
@@ -5722,8 +5722,8 @@
|
||||
"ldr d2, [x0, #1056]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #1656]",
|
||||
"ldr x3, [x28, #1664]",
|
||||
"ldr x0, [x28, #1400]",
|
||||
"ldr x3, [x28, #1408]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
@@ -5734,8 +5734,8 @@
|
||||
"ldr d2, [x0, #1056]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #1656]",
|
||||
"ldr x3, [x28, #1664]",
|
||||
"ldr x0, [x28, #1400]",
|
||||
"ldr x3, [x28, #1408]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
@@ -5746,8 +5746,8 @@
|
||||
"ldr d2, [x0, #1056]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #1656]",
|
||||
"ldr x3, [x28, #1664]",
|
||||
"ldr x0, [x28, #1400]",
|
||||
"ldr x3, [x28, #1408]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
@@ -5758,8 +5758,8 @@
|
||||
"ldr d2, [x0, #1056]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #1656]",
|
||||
"ldr x3, [x28, #1664]",
|
||||
"ldr x0, [x28, #1400]",
|
||||
"ldr x3, [x28, #1408]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
@@ -5770,8 +5770,8 @@
|
||||
"ldr d2, [x0, #1056]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #1656]",
|
||||
"ldr x3, [x28, #1664]",
|
||||
"ldr x0, [x28, #1400]",
|
||||
"ldr x3, [x28, #1408]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
@@ -8215,15 +8215,15 @@
|
||||
"ld1 {v2.h}[4], [x20]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
"ldr x0, [x28, #2008]",
|
||||
"ldr x3, [x28, #2016]",
|
||||
"ldr x0, [x28, #1752]",
|
||||
"ldr x3, [x28, #1760]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
"ldr x0, [x28, #1688]",
|
||||
"ldr x3, [x28, #1696]",
|
||||
"ldr x0, [x28, #1432]",
|
||||
"ldr x3, [x28, #1440]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"fmov d2, d0",
|
||||
@@ -8251,15 +8251,15 @@
|
||||
"ldr d2, [x21, #1056]",
|
||||
"str x30, [sp, #-16]!",
|
||||
"fmov d0, d2",
|
||||
"ldr x0, [x28, #1656]",
|
||||
"ldr x3, [x28, #1664]",
|
||||
"ldr x0, [x28, #1400]",
|
||||
"ldr x3, [x28, #1408]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
"str x30, [sp, #-16]!",
|
||||
"mov v0.16b, v2.16b",
|
||||
"ldr x0, [x28, #1992]",
|
||||
"ldr x3, [x28, #2000]",
|
||||
"ldr x0, [x28, #1736]",
|
||||
"ldr x3, [x28, #1744]",
|
||||
"blr x0",
|
||||
"ldr x30, [sp], #16",
|
||||
"mov v2.16b, v0.16b",
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"FLAGM2",
|
||||
"CRYPTO"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"pshufb mm0, mm1": {
|
||||
@@ -674,7 +674,7 @@
|
||||
"0x66 0x0f 0x38 0x41"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3136]",
|
||||
"ldr q2, [x28, #2880]",
|
||||
"zip1 v3.8h, v2.8h, v17.8h",
|
||||
"zip2 v2.8h, v2.8h, v17.8h",
|
||||
"umin v2.4s, v3.4s, v2.4s",
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"AFP",
|
||||
"CRYPTO"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Comment": [
|
||||
"SSE4.2 string instructions are skipped here.",
|
||||
@@ -328,7 +328,7 @@
|
||||
"0x66 0x0f 0x3a 0x0c"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3344]",
|
||||
"ldr q2, [x28, #3088]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
},
|
||||
@@ -338,7 +338,7 @@
|
||||
"0x66 0x0f 0x3a 0x0c"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3360]",
|
||||
"ldr q2, [x28, #3104]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
},
|
||||
@@ -357,7 +357,7 @@
|
||||
"0x66 0x0f 0x3a 0x0c"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3376]",
|
||||
"ldr q2, [x28, #3120]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
},
|
||||
@@ -377,7 +377,7 @@
|
||||
"0x66 0x0f 0x3a 0x0c"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3392]",
|
||||
"ldr q2, [x28, #3136]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
},
|
||||
@@ -396,7 +396,7 @@
|
||||
"0x66 0x0f 0x3a 0x0c"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3408]",
|
||||
"ldr q2, [x28, #3152]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
},
|
||||
@@ -406,7 +406,7 @@
|
||||
"0x66 0x0f 0x3a 0x0c"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3424]",
|
||||
"ldr q2, [x28, #3168]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
},
|
||||
@@ -475,7 +475,7 @@
|
||||
"0x66 0x0f 0x3a 0x0e"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2776]",
|
||||
"ldr x0, [x28, #2520]",
|
||||
"ldr q2, [x0, #3440]",
|
||||
"tbx v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"dpps xmm0, xmm1, 00000000b": {
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"rep movsb": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"FLAGM2",
|
||||
"MOPS"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"add bl, cl": {
|
||||
@@ -2472,8 +2472,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -2487,8 +2487,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
@@ -2502,8 +2502,8 @@
|
||||
"mov w20, #0x10000",
|
||||
"str x20, [x28, #24]",
|
||||
"mov w0, #0x401",
|
||||
"str x0, [x28, #1496]",
|
||||
"ldr x0, [x28, #2992]",
|
||||
"str x0, [x28, #1240]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"br x0"
|
||||
]
|
||||
},
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Comment": [
|
||||
"Instructions in this table that are marked optimal don't have their flag calculation part of this assumption",
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"FlagM",
|
||||
"FlagM2"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"push es": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"pfrcpv mm0, mm1": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"rsqrtps xmm0, xmm1": {
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"rsqrtss xmm0, xmm1": {
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"AFP"
|
||||
],
|
||||
"DisabledHostFeatures": [],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vrsqrtps xmm0, xmm1": {
|
||||
|
||||
@@ -6,7 +6,7 @@
|
||||
"SVE128",
|
||||
"SVE256"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {}
|
||||
}
|
||||
File diff suppressed because it is too large.
Load diff
@@ -12,7 +12,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Comment": [
|
||||
"MMX instructions are defined as optimal without SRA being used for these instructions.",
|
||||
@@ -652,7 +652,7 @@
|
||||
"Comment": "0x0f 0x50",
|
||||
"ExpectedArm64ASM": [
|
||||
"ushr v2.4s, v16.4s, #31",
|
||||
"ldr q3, [x28, #3312]",
|
||||
"ldr q3, [x28, #3056]",
|
||||
"ushl v2.4s, v2.4s, v3.4s",
|
||||
"addv s2, v2.4s",
|
||||
"mov w4, v2.s[0]"
|
||||
@@ -663,7 +663,7 @@
|
||||
"Comment": "0x0f 0x50",
|
||||
"ExpectedArm64ASM": [
|
||||
"ushr v2.4s, v16.4s, #31",
|
||||
"ldr q3, [x28, #3312]",
|
||||
"ldr q3, [x28, #3056]",
|
||||
"ushl v2.4s, v2.4s, v3.4s",
|
||||
"addv s2, v2.4s",
|
||||
"mov w4, v2.s[0]"
|
||||
@@ -3549,7 +3549,7 @@
|
||||
"ExpectedInstructionCount": 3,
|
||||
"Comment": "0x0f 0xc6",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v16.16b, v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -3558,7 +3558,7 @@
|
||||
"ExpectedInstructionCount": 5,
|
||||
"Comment": "0x0f 0xc6",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"mov v0.16b, v17.16b",
|
||||
"mov v1.16b, v16.16b",
|
||||
@@ -3570,7 +3570,7 @@
|
||||
"Comment": "0x0f 0xc6",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x4]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"mov v0.16b, v16.16b",
|
||||
"mov v1.16b, v2.16b",
|
||||
@@ -3698,7 +3698,7 @@
|
||||
"mov w20, #0xffff",
|
||||
"strb w20, [x28, #1202]",
|
||||
"ldr d2, [x28, #1056]",
|
||||
"ldr d3, [x28, #3440]",
|
||||
"ldr d3, [x28, #3184]",
|
||||
"cmlt v2.16b, v2.16b, #0",
|
||||
"and v2.8b, v2.8b, v3.8b",
|
||||
"addp v2.16b, v2.16b, v2.16b",
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"sgdt [rax]": {
|
||||
@@ -1041,7 +1041,7 @@
|
||||
"str x25, [x28, #176]",
|
||||
"str x8, [x28, #64]",
|
||||
"mov w0, #0x100",
|
||||
"str x0, [x28, #1480]",
|
||||
"str x0, [x28, #1224]",
|
||||
"sub sp, sp, #0x10 (16)",
|
||||
"mov w8, #0xa8",
|
||||
"mov x0, sp",
|
||||
@@ -1053,7 +1053,7 @@
|
||||
"ldr w8, [x28, #1032]",
|
||||
"msr nzcv, x8",
|
||||
"ldr x8, [x28, #64]",
|
||||
"str xzr, [x28, #1480]",
|
||||
"str xzr, [x28, #1224]",
|
||||
"orr x20, x0, x1, lsl #12",
|
||||
"mov w4, w20"
|
||||
]
|
||||
@@ -1067,7 +1067,7 @@
|
||||
"str x25, [x28, #176]",
|
||||
"str x8, [x28, #64]",
|
||||
"mov w0, #0x100",
|
||||
"str x0, [x28, #1480]",
|
||||
"str x0, [x28, #1224]",
|
||||
"sub sp, sp, #0x10 (16)",
|
||||
"mov w8, #0xa8",
|
||||
"mov x0, sp",
|
||||
@@ -1079,7 +1079,7 @@
|
||||
"ldr w8, [x28, #1032]",
|
||||
"msr nzcv, x8",
|
||||
"ldr x8, [x28, #64]",
|
||||
"str xzr, [x28, #1480]",
|
||||
"str xzr, [x28, #1224]",
|
||||
"orr x20, x0, x1, lsl #12",
|
||||
"mov w4, w20"
|
||||
]
|
||||
|
||||
@@ -11,7 +11,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"xgetbv": {
|
||||
@@ -43,8 +43,8 @@
|
||||
"st1 {v24.2d, v25.2d, v26.2d, v27.2d}, [x3], #64",
|
||||
"st1 {v28.2d, v29.2d, v30.2d, v31.2d}, [x3], #64",
|
||||
"mov w1, w7",
|
||||
"ldr x0, [x28, #1552]",
|
||||
"ldr x2, [x28, #1568]",
|
||||
"ldr x0, [x28, #1296]",
|
||||
"ldr x2, [x28, #1312]",
|
||||
"blr x2",
|
||||
"ldr x25, [x28, #176]",
|
||||
"ldr w4, [x28, #1032]",
|
||||
|
||||
@@ -7,7 +7,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"push fs": {
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"movupd xmm0, xmm0": {
|
||||
@@ -526,7 +526,7 @@
|
||||
"0x66 0x0f 0x70"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -540,7 +540,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x4]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"tbl v16.16b, {v2.16b}, v3.16b"
|
||||
]
|
||||
@@ -678,7 +678,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x4]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q3, [x0, #2480]",
|
||||
"tbl v16.16b, {v2.16b}, v3.16b"
|
||||
]
|
||||
@@ -1260,7 +1260,7 @@
|
||||
"ExpectedInstructionCount": 3,
|
||||
"Comment": "0x66 0x0f 0xd0",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3216]",
|
||||
"ldr q2, [x28, #2960]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"fadd v16.2d, v16.2d, v2.2d"
|
||||
]
|
||||
@@ -1316,7 +1316,7 @@
|
||||
"ExpectedInstructionCount": 7,
|
||||
"Comment": "0x66 0x0f 0xd7",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3440]",
|
||||
"ldr q2, [x28, #3184]",
|
||||
"cmlt v3.16b, v16.16b, #0",
|
||||
"and v2.16b, v3.16b, v2.16b",
|
||||
"addp v2.16b, v2.16b, v2.16b",
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"addsubpd xmm0, xmm1": {
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"psrlw xmm0, xmm1": {
|
||||
|
||||
@@ -7,7 +7,7 @@
|
||||
"AFP"
|
||||
],
|
||||
"DisabledHostFeatures": [],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"pmulhuw xmm0, xmm1": {
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"FRINTTS",
|
||||
"CSSC"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"movss xmm0, xmm1": {
|
||||
@@ -119,7 +119,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"fcvtzs w20, s16",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr s2, [x28, #3600]",
|
||||
"ldr s2, [x28, #3344]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s2, s16",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -133,7 +133,7 @@
|
||||
"ldr s2, [x6]",
|
||||
"fcvtzs w20, s2",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr s3, [x28, #3600]",
|
||||
"ldr s3, [x28, #3344]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -146,7 +146,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"fcvtzs x20, s16",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr s2, [x28, #3632]",
|
||||
"ldr s2, [x28, #3376]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s2, s16",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -160,7 +160,7 @@
|
||||
"ldr s2, [x6]",
|
||||
"fcvtzs x20, s2",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr s3, [x28, #3632]",
|
||||
"ldr s3, [x28, #3376]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -174,7 +174,7 @@
|
||||
"frinti s2, s16",
|
||||
"fcvtzs w20, s2",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr s3, [x28, #3600]",
|
||||
"ldr s3, [x28, #3344]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -189,7 +189,7 @@
|
||||
"frinti s2, s2",
|
||||
"fcvtzs w20, s2",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr s3, [x28, #3600]",
|
||||
"ldr s3, [x28, #3344]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -203,7 +203,7 @@
|
||||
"frinti s2, s16",
|
||||
"fcvtzs x20, s2",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr s3, [x28, #3632]",
|
||||
"ldr s3, [x28, #3376]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -218,7 +218,7 @@
|
||||
"frinti s2, s2",
|
||||
"fcvtzs x20, s2",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr s3, [x28, #3632]",
|
||||
"ldr s3, [x28, #3376]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -297,8 +297,8 @@
|
||||
"ExpectedInstructionCount": 6,
|
||||
"Comment": "0xf3 0x0f 0x5b",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3696]",
|
||||
"ldr q3, [x28, #3600]",
|
||||
"ldr q2, [x28, #3440]",
|
||||
"ldr q3, [x28, #3344]",
|
||||
"fcvtzs v4.4s, v17.4s",
|
||||
"fcmgt v3.4s, v3.4s, v17.4s",
|
||||
"mov v16.16b, v3.16b",
|
||||
@@ -398,7 +398,7 @@
|
||||
"0xf3 0x0f 0x70"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2480]",
|
||||
"ldr q2, [x0, #1280]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -411,7 +411,7 @@
|
||||
"0xf3 0x0f 0x70"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2480]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"FCMA",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"movsd xmm0, xmm1": {
|
||||
@@ -291,7 +291,7 @@
|
||||
"0xf2 0x0f 0x70"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ldr q2, [x0, #1280]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -304,7 +304,7 @@
|
||||
"0xf2 0x0f 0x70"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -500,7 +500,7 @@
|
||||
"ExpectedInstructionCount": 3,
|
||||
"Comment": "0xf2 0x0f 0xd0",
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3184]",
|
||||
"ldr q2, [x28, #2928]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"fadd v16.4s, v16.4s, v2.4s"
|
||||
]
|
||||
|
||||
@@ -9,7 +9,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"addsubps xmm0, xmm1": {
|
||||
|
||||
@@ -10,7 +10,7 @@
|
||||
"FCMA",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"cvtpd2dq xmm0, xmm1": {
|
||||
|
||||
@@ -12,7 +12,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"cvttss2si eax, xmm0": {
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"SVE256",
|
||||
"AFP"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"movmskps eax, xmm0": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"FLAGM2",
|
||||
"FRINTTS"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vmovups xmm0, xmm0": {
|
||||
@@ -927,7 +927,7 @@
|
||||
"sqxtnb z2.b, z17.h",
|
||||
"uzp1 z2.b, z2.b, z2.b",
|
||||
"splice z2.b, p6, z2.b, z1.b",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2304]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -1022,7 +1022,7 @@
|
||||
"sqxtunb z2.b, z17.h",
|
||||
"uzp1 z2.b, z2.b, z2.b",
|
||||
"splice z2.b, p6, z2.b, z1.b",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2304]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -1042,7 +1042,7 @@
|
||||
"Map 1 0b01 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1053,7 +1053,7 @@
|
||||
"Map 1 0b01 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1064,7 +1064,7 @@
|
||||
"Map 1 0b01 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1100,7 +1100,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1117,7 +1117,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q3, [x0, #32]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1134,7 +1134,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2744]",
|
||||
"ldr x0, [x28, #2488]",
|
||||
"ldr q3, [x0, #48]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1173,7 +1173,7 @@
|
||||
"Map 1 0b10 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2480]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1184,7 +1184,7 @@
|
||||
"Map 1 0b10 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2480]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1195,7 +1195,7 @@
|
||||
"Map 1 0b10 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2480]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1233,7 +1233,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2480]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1250,7 +1250,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2480]",
|
||||
"ldr q3, [x0, #32]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1267,7 +1267,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2736]",
|
||||
"ldr x0, [x28, #2480]",
|
||||
"ldr q3, [x0, #48]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1306,7 +1306,7 @@
|
||||
"Map 1 0b11 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1317,7 +1317,7 @@
|
||||
"Map 1 0b11 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1328,7 +1328,7 @@
|
||||
"Map 1 0b11 0x70 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b}, v2.16b"
|
||||
]
|
||||
@@ -1366,7 +1366,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ldr q3, [x0, #16]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1383,7 +1383,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ldr q3, [x0, #32]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -1400,7 +1400,7 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"ldr x0, [x28, #2728]",
|
||||
"ldr x0, [x28, #2472]",
|
||||
"ldr q3, [x0, #48]",
|
||||
"tbl v2.16b, {v2.16b}, v3.16b",
|
||||
"tbl v3.16b, {v17.16b}, v3.16b",
|
||||
@@ -2526,7 +2526,7 @@
|
||||
"Map 1 0b00 0xC6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q2, [x0, #16]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v2.16b"
|
||||
]
|
||||
@@ -2537,7 +2537,7 @@
|
||||
"Map 1 0b00 0xC6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q2, [x0, #32]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v2.16b"
|
||||
]
|
||||
@@ -2548,7 +2548,7 @@
|
||||
"Map 1 0b00 0xC6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q2, [x0, #48]",
|
||||
"tbl v16.16b, {v17.16b, v18.16b}, v2.16b"
|
||||
]
|
||||
@@ -2603,7 +2603,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"mov z3.q, z18.q[1]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q4, [x0, #16]",
|
||||
"tbl v5.16b, {v17.16b, v18.16b}, v4.16b",
|
||||
"tbl v2.16b, {v2.16b, v3.16b}, v4.16b",
|
||||
@@ -2621,7 +2621,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"mov z3.q, z18.q[1]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q4, [x0, #32]",
|
||||
"tbl v5.16b, {v17.16b, v18.16b}, v4.16b",
|
||||
"tbl v2.16b, {v2.16b, v3.16b}, v4.16b",
|
||||
@@ -2639,7 +2639,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"mov z2.q, z17.q[1]",
|
||||
"mov z3.q, z18.q[1]",
|
||||
"ldr x0, [x28, #2752]",
|
||||
"ldr x0, [x28, #2496]",
|
||||
"ldr q4, [x0, #48]",
|
||||
"tbl v5.16b, {v17.16b, v18.16b}, v4.16b",
|
||||
"tbl v2.16b, {v2.16b, v3.16b}, v4.16b",
|
||||
@@ -3168,7 +3168,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"fcvtzs w20, s16",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr s2, [x28, #3600]",
|
||||
"ldr s2, [x28, #3344]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s2, s16",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -3183,7 +3183,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"fcvtzs x20, s16",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr s2, [x28, #3632]",
|
||||
"ldr s2, [x28, #3376]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s2, s16",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -3198,7 +3198,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"fcvtzs w20, d16",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr d2, [x28, #3648]",
|
||||
"ldr d2, [x28, #3392]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp d2, d16",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -3213,7 +3213,7 @@
|
||||
"ExpectedArm64ASM": [
|
||||
"fcvtzs x20, d16",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr d2, [x28, #3680]",
|
||||
"ldr d2, [x28, #3424]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp d2, d16",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -3229,7 +3229,7 @@
|
||||
"frinti s2, s16",
|
||||
"fcvtzs w20, s2",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr s3, [x28, #3600]",
|
||||
"ldr s3, [x28, #3344]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -3245,7 +3245,7 @@
|
||||
"frinti s2, s16",
|
||||
"fcvtzs x20, s2",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr s3, [x28, #3632]",
|
||||
"ldr s3, [x28, #3376]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp s3, s2",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -3261,7 +3261,7 @@
|
||||
"frinti d2, d16",
|
||||
"fcvtzs w20, d2",
|
||||
"mov w21, #0x80000000",
|
||||
"ldr d3, [x28, #3648]",
|
||||
"ldr d3, [x28, #3392]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp d3, d2",
|
||||
"csel w4, w20, w21, gt",
|
||||
@@ -3277,7 +3277,7 @@
|
||||
"frinti d2, d16",
|
||||
"fcvtzs x20, d2",
|
||||
"mov x21, #0x8000000000000000",
|
||||
"ldr d3, [x28, #3680]",
|
||||
"ldr d3, [x28, #3424]",
|
||||
"mrs x22, nzcv",
|
||||
"fcmp d3, d2",
|
||||
"csel x4, x20, x21, gt",
|
||||
@@ -3626,8 +3626,8 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"frinti v2.4s, v17.4s",
|
||||
"ldr q3, [x28, #3696]",
|
||||
"ldr q4, [x28, #3600]",
|
||||
"ldr q3, [x28, #3440]",
|
||||
"ldr q4, [x28, #3344]",
|
||||
"fcvtzs v5.4s, v2.4s",
|
||||
"fcmgt v2.4s, v4.4s, v2.4s",
|
||||
"mov v16.16b, v2.16b",
|
||||
@@ -3641,9 +3641,9 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"frinti z2.s, p7/m, z17.s",
|
||||
"ldr x0, [x28, #2672]",
|
||||
"ldr x0, [x28, #2416]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"ldr x0, [x28, #2624]",
|
||||
"ldr x0, [x28, #2368]",
|
||||
"ld1b {z4.b}, p7/z, [x0]",
|
||||
"fcvtzs z5.s, p7/m, z2.s",
|
||||
"fcmgt p0.s, p7/z, z4.s, z2.s",
|
||||
@@ -3661,8 +3661,8 @@
|
||||
"Map 1 0b10 0x5b 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3696]",
|
||||
"ldr q3, [x28, #3600]",
|
||||
"ldr q2, [x28, #3440]",
|
||||
"ldr q3, [x28, #3344]",
|
||||
"fcvtzs v4.4s, v17.4s",
|
||||
"fcmgt v3.4s, v3.4s, v17.4s",
|
||||
"mov v16.16b, v3.16b",
|
||||
@@ -3675,9 +3675,9 @@
|
||||
"Map 1 0b10 0x5b 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2672]",
|
||||
"ldr x0, [x28, #2416]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"ldr x0, [x28, #2624]",
|
||||
"ldr x0, [x28, #2368]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"fcvtzs z4.s, p7/m, z17.s",
|
||||
"fcmgt p0.s, p7/z, z3.s, z17.s",
|
||||
@@ -4090,7 +4090,7 @@
|
||||
"sqxtnb z2.h, z17.s",
|
||||
"uzp1 z2.h, z2.h, z2.h",
|
||||
"splice z2.h, p6, z2.h, z1.h",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2304]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -4214,7 +4214,7 @@
|
||||
"uzp1 z2.d, z0.d, z0.d",
|
||||
"uzp2 z1.d, z0.d, z0.d",
|
||||
"splice z2.d, p6, z2.d, z1.d",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2304]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -4239,7 +4239,7 @@
|
||||
"uzp1 z2.s, z0.s, z0.s",
|
||||
"uzp2 z1.s, z0.s, z0.s",
|
||||
"splice z2.d, p6, z2.d, z1.d",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2304]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -4264,7 +4264,7 @@
|
||||
"uzp1 z2.d, z17.d, z18.d",
|
||||
"uzp2 z3.d, z17.d, z18.d",
|
||||
"fsub z2.d, z2.d, z3.d",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2304]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -4289,7 +4289,7 @@
|
||||
"uzp1 z2.s, z17.s, z18.s",
|
||||
"uzp2 z3.s, z17.s, z18.s",
|
||||
"fsub z2.s, z2.s, z3.s",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2304]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -4356,7 +4356,7 @@
|
||||
"Map 1 0b01 0xd0 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3216]",
|
||||
"ldr q2, [x28, #2960]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fadd v16.2d, v17.2d, v2.2d"
|
||||
]
|
||||
@@ -4367,7 +4367,7 @@
|
||||
"Map 1 0b01 0xd0 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2432]",
|
||||
"ldr x0, [x28, #2176]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z18.d, z2.d",
|
||||
"fadd z16.d, z17.d, z2.d"
|
||||
@@ -4379,7 +4379,7 @@
|
||||
"Map 1 0b11 0xd0 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3184]",
|
||||
"ldr q2, [x28, #2928]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fadd v16.4s, v17.4s, v2.4s"
|
||||
]
|
||||
@@ -4390,7 +4390,7 @@
|
||||
"Map 1 0b11 0xd0 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2416]",
|
||||
"ldr x0, [x28, #2160]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z18.d, z2.d",
|
||||
"fadd z16.s, z17.s, z2.s"
|
||||
@@ -4514,7 +4514,7 @@
|
||||
"Map 1 0b01 0xd7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3440]",
|
||||
"ldr q2, [x28, #3184]",
|
||||
"cmlt v3.16b, v16.16b, #0",
|
||||
"and v2.16b, v3.16b, v2.16b",
|
||||
"addp v2.16b, v2.16b, v2.16b",
|
||||
@@ -4529,7 +4529,7 @@
|
||||
"Map 1 0b01 0xd7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2544]",
|
||||
"ldr x0, [x28, #2288]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"mrs x0, nzcv",
|
||||
"mov z0.d, #0",
|
||||
@@ -4903,8 +4903,8 @@
|
||||
"Map 1 0b01 0xe6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr d2, [x28, #3696]",
|
||||
"ldr q3, [x28, #3648]",
|
||||
"ldr d2, [x28, #3440]",
|
||||
"ldr q3, [x28, #3392]",
|
||||
"fcvtzs z4.s, p6/m, z17.d",
|
||||
"uzp1 z4.s, z4.s, z4.s",
|
||||
"mov v4.8b, v4.8b",
|
||||
@@ -4920,8 +4920,8 @@
|
||||
"Map 1 0b01 0xe6 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3696]",
|
||||
"ldr x0, [x28, #2648]",
|
||||
"ldr q2, [x28, #3440]",
|
||||
"ldr x0, [x28, #2392]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"fcvtzs z4.s, p7/m, z17.d",
|
||||
"uzp1 z4.s, z4.s, z4.s",
|
||||
@@ -4964,8 +4964,8 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"frinti v2.2d, v17.2d",
|
||||
"ldr d3, [x28, #3696]",
|
||||
"ldr q4, [x28, #3648]",
|
||||
"ldr d3, [x28, #3440]",
|
||||
"ldr q4, [x28, #3392]",
|
||||
"fcvtzs z5.s, p6/m, z2.d",
|
||||
"uzp1 z5.s, z5.s, z5.s",
|
||||
"mov v5.8b, v5.8b",
|
||||
@@ -4982,8 +4982,8 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"frinti z2.d, p7/m, z17.d",
|
||||
"ldr q3, [x28, #3696]",
|
||||
"ldr x0, [x28, #2648]",
|
||||
"ldr q3, [x28, #3440]",
|
||||
"ldr x0, [x28, #2392]",
|
||||
"ld1b {z4.b}, p7/z, [x0]",
|
||||
"fcvtzs z5.s, p7/m, z2.d",
|
||||
"uzp1 z5.s, z5.s, z5.s",
|
||||
|
||||
@@ -8,7 +8,7 @@
|
||||
"FCMA"
|
||||
],
|
||||
"DisabledHostFeatures": [],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vaddsubpd xmm0, xmm1, xmm2": {
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"FLAGM",
|
||||
"FLAGM2"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vcvttss2si eax, xmm0": {
|
||||
@@ -113,9 +113,9 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"frinti z2.s, p7/m, z17.s",
|
||||
"ldr x0, [x28, #2672]",
|
||||
"ldr x0, [x28, #2416]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"ldr x0, [x28, #2624]",
|
||||
"ldr x0, [x28, #2368]",
|
||||
"ld1b {z4.b}, p7/z, [x0]",
|
||||
"fcvtzs z5.s, p7/m, z2.s",
|
||||
"fcmgt p0.s, p7/z, z4.s, z2.s",
|
||||
@@ -143,9 +143,9 @@
|
||||
"Map 1 0b10 0x5b 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2672]",
|
||||
"ldr x0, [x28, #2416]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"ldr x0, [x28, #2624]",
|
||||
"ldr x0, [x28, #2368]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"fcvtzs z4.s, p7/m, z17.s",
|
||||
"fcmgt p0.s, p7/z, z3.s, z17.s",
|
||||
@@ -174,8 +174,8 @@
|
||||
"Map 1 0b01 0xe6 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3696]",
|
||||
"ldr x0, [x28, #2648]",
|
||||
"ldr q2, [x28, #3440]",
|
||||
"ldr x0, [x28, #2392]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"fcvtzs z4.s, p7/m, z17.d",
|
||||
"uzp1 z4.s, z4.s, z4.s",
|
||||
@@ -209,8 +209,8 @@
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"frinti z2.d, p7/m, z17.d",
|
||||
"ldr q3, [x28, #3696]",
|
||||
"ldr x0, [x28, #2648]",
|
||||
"ldr q3, [x28, #3440]",
|
||||
"ldr x0, [x28, #2392]",
|
||||
"ld1b {z4.b}, p7/z, [x0]",
|
||||
"fcvtzs z5.s, p7/m, z2.d",
|
||||
"uzp1 z5.s, z5.s, z5.s",
|
||||
|
||||
@@ -14,7 +14,7 @@
|
||||
"I8MM",
|
||||
"DOTPROD"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vpshufb xmm0, xmm1, xmm2": {
|
||||
@@ -65,7 +65,7 @@
|
||||
"uzp2 z1.h, z0.h, z0.h",
|
||||
"uzp1 z2.h, z0.h, z0.h",
|
||||
"splice z2.d, p6, z2.d, z1.d",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2304]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -90,7 +90,7 @@
|
||||
"uzp2 z1.s, z0.s, z0.s",
|
||||
"uzp1 z2.s, z0.s, z0.s",
|
||||
"splice z2.d, p6, z2.d, z1.d",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2304]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -115,7 +115,7 @@
|
||||
"uzp1 z2.h, z17.h, z18.h",
|
||||
"uzp2 z3.h, z17.h, z18.h",
|
||||
"sqadd z2.h, z2.h, z3.h",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2304]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -174,7 +174,7 @@
|
||||
"uzp1 z2.h, z17.h, z18.h",
|
||||
"uzp2 z3.h, z17.h, z18.h",
|
||||
"sub z2.h, z2.h, z3.h",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2304]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -199,7 +199,7 @@
|
||||
"uzp1 z2.s, z17.s, z18.s",
|
||||
"uzp2 z3.s, z17.s, z18.s",
|
||||
"sub z2.s, z2.s, z3.s",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2304]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -224,7 +224,7 @@
|
||||
"uzp1 z2.h, z17.h, z18.h",
|
||||
"uzp2 z3.h, z17.h, z18.h",
|
||||
"sqsub z2.h, z2.h, z3.h",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2304]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -918,7 +918,7 @@
|
||||
"sqxtunb z2.h, z17.s",
|
||||
"uzp1 z2.h, z2.h, z2.h",
|
||||
"splice z2.h, p6, z2.h, z1.h",
|
||||
"ldr x0, [x28, #2560]",
|
||||
"ldr x0, [x28, #2304]",
|
||||
"ld1b {z3.b}, p7/z, [x0]",
|
||||
"tbl z16.b, {z2.b}, z3.b"
|
||||
]
|
||||
@@ -1512,7 +1512,7 @@
|
||||
"Map 2 0b01 0x41 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3136]",
|
||||
"ldr q2, [x28, #2880]",
|
||||
"zip1 v3.8h, v2.8h, v17.8h",
|
||||
"zip2 v2.8h, v2.8h, v17.8h",
|
||||
"umin v2.4s, v3.4s, v2.4s",
|
||||
@@ -3780,7 +3780,7 @@
|
||||
"Map 2 0b01 0x96 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3184]",
|
||||
"ldr q2, [x28, #2928]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"fmla v2.4s, v16.4s, v18.4s",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -3792,7 +3792,7 @@
|
||||
"Map 2 0b01 0x96 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2416]",
|
||||
"ldr x0, [x28, #2160]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z17.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -3806,7 +3806,7 @@
|
||||
"Map 2 0b01 0x96 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3216]",
|
||||
"ldr q2, [x28, #2960]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"fmla v2.2d, v16.2d, v18.2d",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -3818,7 +3818,7 @@
|
||||
"Map 2 0b01 0x96 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2432]",
|
||||
"ldr x0, [x28, #2176]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z17.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -3832,7 +3832,7 @@
|
||||
"Map 2 0b01 0x97 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3248]",
|
||||
"ldr q2, [x28, #2992]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"fmla v2.4s, v16.4s, v18.4s",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -3844,7 +3844,7 @@
|
||||
"Map 2 0b01 0x97 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2448]",
|
||||
"ldr x0, [x28, #2192]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z17.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -3858,7 +3858,7 @@
|
||||
"Map 2 0b01 0x97 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3280]",
|
||||
"ldr q2, [x28, #3024]",
|
||||
"eor v2.16b, v17.16b, v2.16b",
|
||||
"fmla v2.2d, v16.2d, v18.2d",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -3870,7 +3870,7 @@
|
||||
"Map 2 0b01 0x97 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2464]",
|
||||
"ldr x0, [x28, #2208]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z17.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -4732,7 +4732,7 @@
|
||||
"Map 2 0b01 0xa6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3184]",
|
||||
"ldr q2, [x28, #2928]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fmla v2.4s, v17.4s, v16.4s",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -4744,7 +4744,7 @@
|
||||
"Map 2 0b01 0xa6 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2416]",
|
||||
"ldr x0, [x28, #2160]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z18.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -4758,7 +4758,7 @@
|
||||
"Map 2 0b01 0xa6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3216]",
|
||||
"ldr q2, [x28, #2960]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fmla v2.2d, v17.2d, v16.2d",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -4770,7 +4770,7 @@
|
||||
"Map 2 0b01 0xa6 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2432]",
|
||||
"ldr x0, [x28, #2176]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z18.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -4784,7 +4784,7 @@
|
||||
"Map 2 0b01 0xa7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3248]",
|
||||
"ldr q2, [x28, #2992]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fmla v2.4s, v17.4s, v16.4s",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -4796,7 +4796,7 @@
|
||||
"Map 2 0b01 0xa7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2448]",
|
||||
"ldr x0, [x28, #2192]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z18.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -4810,7 +4810,7 @@
|
||||
"Map 2 0b01 0xa7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3280]",
|
||||
"ldr q2, [x28, #3024]",
|
||||
"eor v2.16b, v18.16b, v2.16b",
|
||||
"fmla v2.2d, v17.2d, v16.2d",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -4822,7 +4822,7 @@
|
||||
"Map 2 0b01 0xa7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2464]",
|
||||
"ldr x0, [x28, #2208]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z18.d, z2.d",
|
||||
"mov z0.d, z2.d",
|
||||
@@ -4964,7 +4964,7 @@
|
||||
"Map 2 0b01 0xb6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3184]",
|
||||
"ldr q2, [x28, #2928]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"fmla v2.4s, v17.4s, v18.4s",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -4976,7 +4976,7 @@
|
||||
"Map 2 0b01 0xb6 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2416]",
|
||||
"ldr x0, [x28, #2160]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z16.d, z2.d",
|
||||
"mov z16.d, z2.d",
|
||||
@@ -4989,7 +4989,7 @@
|
||||
"Map 2 0b01 0xb6 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3216]",
|
||||
"ldr q2, [x28, #2960]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"fmla v2.2d, v17.2d, v18.2d",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -5001,7 +5001,7 @@
|
||||
"Map 2 0b01 0xb6 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2432]",
|
||||
"ldr x0, [x28, #2176]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z16.d, z2.d",
|
||||
"mov z16.d, z2.d",
|
||||
@@ -5014,7 +5014,7 @@
|
||||
"Map 2 0b01 0xb7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3248]",
|
||||
"ldr q2, [x28, #2992]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"fmla v2.4s, v17.4s, v18.4s",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -5026,7 +5026,7 @@
|
||||
"Map 2 0b01 0xb7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2448]",
|
||||
"ldr x0, [x28, #2192]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z16.d, z2.d",
|
||||
"mov z16.d, z2.d",
|
||||
@@ -5039,7 +5039,7 @@
|
||||
"Map 2 0b01 0xb7 128-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr q2, [x28, #3280]",
|
||||
"ldr q2, [x28, #3024]",
|
||||
"eor v2.16b, v16.16b, v2.16b",
|
||||
"fmla v2.2d, v17.2d, v18.2d",
|
||||
"mov v16.16b, v2.16b"
|
||||
@@ -5051,7 +5051,7 @@
|
||||
"Map 2 0b01 0xb7 256-bit"
|
||||
],
|
||||
"ExpectedArm64ASM": [
|
||||
"ldr x0, [x28, #2464]",
|
||||
"ldr x0, [x28, #2208]",
|
||||
"ld1b {z2.b}, p7/z, [x0]",
|
||||
"eor z2.d, z16.d, z2.d",
|
||||
"mov z16.d, z2.d",
|
||||
|
||||
@@ -13,7 +13,7 @@
|
||||
"SVEBITPERM",
|
||||
"I8MM"
|
||||
],
|
||||
"BinaryCacheVersion": 35
|
||||
"BinaryCacheVersion": 36
|
||||
},
|
||||
"Instructions": {
|
||||
"vpdpbusd xmm0, xmm1, xmm2": {
|
||||
|
||||
Loaded 100 of 109 files, more files were not shown because too many files have changed in this diff.
Show more
Reference in new issue
Block a user